# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

			٥				
				•		•	
		•					
							٠
	,						
		,					
		•					
			•				
	,						
•	•						
				٠.,			
					•		
•		•					

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-074909

(43)Dat of publication of application: 17.03.1998

(51)Int.Cl.

H01L 27/108 H01L 21/8242

H01L 27/04 H01L 21/822

(21)Application number: 09-187927

(71)Applicant: INTERNATL BUSINESS MACH CORP <IBM>

(22)Date of filing:

14.07.1997

(72)Inventor: JOHN EDWARD KURONIN

**CARTER UERINGU KAANTA** 

**BRIAN JOHN MACHIESUNII** 

(30)Priority

Priority number: 96 690629

Priority date: 30.07.1996


Priority country: US

## (54) METHOD FOR FORMING CONNECTION PART AND SEMICONDUCTOR CHIP

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a DRAM cell laminated capacitor in self-alignment with the bit line.

SOLUTION: A bit line on a support circuit 52 of a chip and a thick insulating body 58 on a mutual connection wiring 50S are provided with uniform topology, acting to give a self-alignment between a capacitor 108a and a bit line 50a. The bit line 50a and a support circuit mutual connection wiring 50S and formed of metal of the same level, however, patterned in separate masking processes. The laminated capacitors 108a are mutually separated by a distance shorter than the minimum dimension of a photolithographic system used for production.



#### **LEGAL STATUS**

[Date of request for examination]

06.11.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against xamin r's decision of rejection]

[Date of requesting app al against xamin r's decision of

THIS PAGE BLANK (USPTO)

BEST AVAILABLE COPY

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平10-74909

(43)公開日 平成10年(1998) 3月17日


(51) Int.Cl. 6	識別記号	<b>庁内整理番号</b>	FΙ		技術表示箇所			
HO1L 27/108			H01L 2	7/10	6210			
21/8242			2	7/04	(	C		
27/04			2	7/10	681	681B		
21/822	•							
			審査請求	未請求	請求項の数21	OL (	全 19 頁)	
(21)出願番号	特願平9-187927		(71) 出願人	3900095	31 .			
(C1) [1196/EE . 1	142210 20100	• •		インター	ーナショナル・)	<b>ピジネス・</b>	マシーン	
(22)出願日	平成9年(1997)7月		ズ・コー	ーポレイション				
(SE) MISK H	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,			INTE	ERNATIO	NAL B	USIN	
(31)優先権主張番号	08/690629	•		ESS	MASCHII	NES C	ORPO	
(32)優先日	1996年7月30日			RAT	ION			
(33)優先権主張国	米国(US)			アメリナ	<b>台衆</b> 国10504、	ニューヨ・	ーク州	
(33/1度/0/阻止。)	<b>水台(00</b> )			アーモン	ンク(番地な)	し)		
			(72)発明者	ジョン・	・エドワード・:	クロニン		
					カ合衆国 05468		ント州	
		•		ミルトン	ンアールディー	ナンパー3	ボック	
				ス 325	4 (番地なし)			
	•		(74)代理人	并理士	坂口 博(	外1名)		
			, , , , , ,	77.7		長数	質に終く	

### (54) 【発明の名称】 接続部を形成する方法および半導体チップ

#### (57)【要約】

【課題】 ビットラインに自己整合したDRAMセル積層キャパシタを提供する。

【解決手段】 チップのサポート回路52上のビットラインおよび相互接続配線50S上の厚い絶縁体58は、一様なトポロジを与え、およびキャパシタ108aとビットライン50aとの自己整合を与える働きをする。ビットラインと支持回路相互接続配線とは、同一レベルの金属から形成されるが、別個のマスキング工程でパターニングされる。積層キャパシタ108aは、作製に用いられるフォトリソグラフィック・システムの最小寸法より小さい距離だけ、互いに分離されている。



【特許請求の範囲】

【請求項1】接続部を形成する方法であって、

- (a) 導電層を付着する工程と、
- (b) 少なくとも前記導電層の部分をパターニングする 工程と、
- (c) 前記導電層上に絶縁層を形成する工程と、
- (d) 少なくとも前記絶縁層および前記導電層の部分を パターニングする工程と、を含むことを特徴とする方 法。

【請求項2】前記導電層は、半導体チップ上にあり、前 記半導体チップは、アレイ部とサポート部とを有し、前 記工程(b)は、前記アレイ部をブロック・マスキング しながら、前記サポート部をパターニングする工程を含 むことを特徴とする請求項1記載の方法。

【請求項3】前記工程 (d)は、前記サポート部をブロ ック・マスキングしながら、前記アレイ部をパターニン グする工程を含むことを特徴とする請求項2記載の方

【請求項4】前記アレイ部は、ビットラインを有し、前 記ピットラインに自己整合した積層キャパシタを形成す 20 る工程をさらに含むことを特徴とする請求項3記載の方 法。

【請求項5】前記工程 (c) の前記絶縁層は、厚さを有 し、前記積層キャパシタは高さを有し、前記高さは、前 記厚さにほぼ等しいことを特徴とする請求項4記載の方

【請求項6】前記工程 (c) は、第1の絶縁体を付着 し、次に、第2の絶縁体を付着する工程を含み、

前記工程(d)は、

前記第2の絶縁体をパターニングし、前記第1の絶縁体 30 をパターニングする工程と、

前記第2の絶緣体を、細くする工程と、

前記第1の絶縁体に自己整合した前記導電層をパターニ ングする工程と、を含むことを特徴とする請求項1記載 の方法。

【請求項7】前記細くする工程は、等方性エッチング工 程であり、前記第1の絶緣体は、前記第2の絶緣体を細 くする工程の際に、実質的にエッチングされない材料で あることを特徴とする請求項6記載の方法。

【請求項8】積層キャパシタおよびビットラインを有す 40 るメモリセルを備え、前記積層キャパシタは、前記ビッ トラインに自己整合していることを特徴とする半導体チ ップ、

【請求項9】前記ビットライン上に厚い絶緣体を有し、 前記ピットラインは、前記厚い絶縁体に自己整合し、前 記積層キャパシタは、前記厚い絶縁体および前記ビット ラインに自己整合していることを特徴とする請求項8記 載の半導体チップ。

【請求項10】前記厚い絶緣体は、厚さを有し、前記ビ

2 記ピットラインの厚さの少なくとも5倍であることを特 徴とする請求項8記載の半導体チップ。

【請求項11】前記ビットラインおよび積層キャパシタ は、アレイの一部であり、前記半導体チップは、さら に、サポート回路を備え、前記サポート回路は、前記ビ ットラインと共面の相互接続メタライゼーション層を有 し、前記相互接続メタライゼーション層上の前記厚い絶 縁体は、ほぼ一様なチップ・トポロジを与えることを特 徴とする請求項13記載の半導体チップ。

10 【請求項12】最小寸法を有するフォトリソグラフィッ ク技術を用いて作製された半導体チップであって、1対 の積層キャパシタを備え、前記 1 対の積層キャパシタ は、前記最小寸法よりもかなり小さい距離だけ、互いに 分離されていることを特徴とする半導体チップ。

【請求項13】複数のビットラインをさらに備え、前記 ビットラインは、ビットライン・ピッチを有し、前記分 離距離は、前記ビットライン・ピッチの1/4より小さ

前記積層キャパシタは、前記ピットラインに自己整合し ていることを特徴とする請求項12記載の半導体チッ プ。

【請求項14】前記ピットラインおよび積層キャパシタ は、アレイの一部であり、前記半導体チップは、さら に、サポート回路を備え、前記サポート回路は、前記ビ ットラインと共面の相互接続メタライゼーション層を有 し、前記相互接続メタライゼーション層上の前記厚い絶 縁体は、ほぼ一様なチップ・トポロジを与えることを特 徴とする請求項13記載の半導体チップ。

【請求項15】DRAMセルの作製方法であって、

- (a) 半導体ウェハを設ける工程と、
  - (b) 前記ウェハ上にビットラインを画成する工程と、
- (c) 前記ビットラインに自己整合した積層キャパシタ を形成する工程と、を含むことを特徴とする方法。

【請求項16】前記工程(b)は、

- b1)前記ウェハ上に金属の層を付着する工程と、
- b 2) 前記金属の層上に厚い絶縁体を付着する工程と、
- b 3)前記厚い絶緣体上に、前記ピットラインのマスキ ング・パターンを設ける工程と、
- b 4)前記厚い絶縁体をエッチングして、厚い絶縁ペデ スタル部を形成する工程と、
- b 5) 前記工程(b 4) で露出された前記金属の層をエ ッチングして、前記ビットラインを画成する工程と、を 含むことを特徴とする請求項15記載の方法。

【請求項17】前記エッチング工程(b5)の後に、前 記厚い絶縁体を等方性エッチングし、前記ピットライン に中心合わせされた細くて厚い絶像ペデスタル部を残す 工程をさらに含むことを特徴とする請求項16記載の方 法。

【請求項18】前記ピットラインと前記厚い絶縁体との ットラインは厚さを有し、前配厚い絶縁体の厚さは、前 50 間に、第2の材料層を付着する工程をさらに含み、前配 3

厚い絶縁体は、前記第2の材料層を実質的にエッチング することなくエッチング可能であり、前記第2の材料層 は、前記ピットラインを実質的にエッチングすることな くエッチング可能であることを特徴とする請求項17記 載の方法。

【請求項19】DRAMチップを作製する方法であっ

- (a) アレイ部およびサポート部を有する半導体ウェハ を設ける工程と、
- を付着する工程と、
- (c) 前記アレイ部上の前記厚い絶縁体内に溝をエッチ ングする工程と、
- ·(d)前記溝内に積層キャパシタを形成する工程とを含 み、前記厚い絶緣体は、厚さを有し、前記積層キャパシ 夕は、高さを有し、前記高さは、前記厚さにほぼ等し い、ことを特徴とする方法。

【請求項20】前記工程(b)の前に、導電層を付着す る工程をさらに含み、前記工程(c)は、前記アレイ部 層をエッチングする工程をさらに含むことを特徴とする 請求項19記載の方法。

【請求項21】DRAMチップの作製方法であって、

- (a) 半導体ウェハを設ける工程と、 '
- (b) 選択的にエッチング可能な第1の材料を付着する 工程と、・
- (c) 最小寸法を有するフォトリソグラフィック技術を 用いて、前記第1の材料上に、選択的にエッチング可能 な第2の材料よりなる、エッジを有する島を形成し、前 記エッジに沿って、選択的にエッチング可能な第3の材 料よりなり、前記最小フォトリソグラフィック寸法より も小さい寸法を有するスペーサを、ノン・フォトリソグ ラフィックに形成し、前記島をエッチング除去して、前 記スペーサおよび前記第1の材料を残す工程と、
- (d) 前記スペーサによってマスクされた前記第1の材 料内の溝をエッチングする工程と、
- (e) 前記溝内に積層キャパシタを形成する工程とを含 み、前記積層キャパシタは、前記スペーサの寸法にほぼ 等しい寸法だけ、互いに分離している、ことを特徴とす る方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般には、集積回 路チップのための、積層キャパシタに関する。より具体 的には、本発明は、DRAMセル構造、および積層キャ パシタが下側のビットラインに自己整合するDRAMセ ル構造の製造方法に関する。

[0002]

【従来の技術】積層キャパシタは、高密度DRAMセル における電荷蓄積のために広く用いられてきた。ある種 50 【0008】本発明の他の態様は、ビットラインに整合

類の積層キャパシタは、スタッド積層キャパシタであ る。このキャパシタでは、ポリシリコン・スタッドが画 成され、誘電体で覆われ、この誘電体は、ポリシリコン のコンフォーマル層で覆われる。他の種類の積層キャパ シタは、複数の平坦層、または酸化物によって分離され たポリシリコンよりなる垂直シリンダ部を有している。 積層キャパシタは、DRAMセルに対して利点を与える が、いくつかの問題を有している。第1に、高接触抵抗 につながる、キャパシタ・プレートとノード拡散部との (b) 前記アレイ部およびサポート部上に、厚い絶縁体 10 間の重なり不整合の問題が存在する。第2に、積層キャ パシタは、アレイ領域に非常に凹凸のあるトポグラフィ を有し、これがホトリソグラフィのような次の処理工程 を困難にする。第3に、積層キャパシタをカプセル封止 する厚い酸化物を介する、ビットラインとビットライン 拡散部との間の接触が難しい。第4に、下側構造と積層 キャパシタとの間のフォトリソグラフィ上の不整合が、 積層キャパシタのサイズおよびキャパシタンスにデップ 毎の変動を生じさせる。第5に、積層キャパシタの垂直 寸法が、それ自体のトポグラフィを扱う能力によって制 上の前記厚い絶縁体内の前記溝に自己整合した前記導電 20 限され、積層キャパシタの平坦領域が、セルの寸法によ って制限される。最後に、積層キャパシタは、ノードと ビットラインのコンタクトを与える追加のマスクを必要

> 【0003】したがって、キャパシタ・プレーンとピッ トラインとの間の改善された重なりと、ビットラインお よびノード拡散部への簡単なコンタクトと、なめらかな トポロジを保持しながらより垂直に伸びる能力と、セル 間のキャパシタンスの小さい変動と、セル領域の良好な 使用と、追加のマスクを必要としない積層キャパシタを 30 与える良好な解決方法が必要とされる。この解決方法 は、以下の発明によって与えられる。

> > [0004]

【発明が解決しようとする課題】本発明の目的は、ビッ トラインに自己整合したDRAMセル積層キャパシタを 提供することにある。

【0005】本発明の他の目的は、後続の配線レベルの 処理を容易にするため、チップのアレイ領域およびサポ ート回路部に一様なトポロジを有するDRAMチップを 提供することにある。

【0006】本発明の他の目的は、セルのほぼ全領域を 占有する積層キャパシタを提供することにある。

[0007]

【課題を解決するための手段】本発明のこれらおよび他 の目的、特徴、利点は、接統部を形成する方法によって 実現される。この方法は、導電層を付着する工程と、少 なくとも導電層の部分をパターニングする工程と、導電 層上に絶縁層を形成する工程と、少なくとも絶縁層およ び導電層の部分をパターニングする工程とを含んでい

した積層キャパシタを有するDRAMセルの構造であ る。

【0009】本発明の特徴は、1つのレベルのメタライ ゼーション部分が、別個のマスキング工程でパターニン グされることである。

【0010】また、本発明の利点は、製造プロセスに用 いられるフォトリソグラフィック・システムの最小寸法 よりもかなり小さい寸法を有する分離領域によって占め られる以外は、セルのほぼすべての領域を、積層キャパ シタが占有できることである。

#### [0011]

【発明の実施の形態】本発明は、積層キャパシタ・プレ ートとノード拡散との間の改善された重なりと、滑らか なトポロジと、追加のマスクを避けながらビットライン およびノード拡散への簡単なコンタクトとを提供する。 本発明は、米国特許出願第08/540,387号明細 書に開示されている方法を利用して、ノード・スタッド がコンタクト用に開かれたときに、絶縁体がピットライ ン・スタッド上に残るようにしている。本発明は、ビッ トラインに自己整合した積層キャパシタを設け、アレイ 領域およびサポート領域上に一様なトポロジを有する構 造を設けることによって、前記米国特許出願明細書に開 示の方法を越えた利点を与える。

【0012】 "上 (on)" および "より高い (hig her) "のような表現は、構造が実際に保持される方 向とは関係なしに、チップまたはウェハの平坦半導体面 に対して定義される。

【0013】この明細書で使用されるように、「キャパ シタがビットラインに対して"自己整合"される」とい う語句は、キャパシタとビットラインを作製するのに、 1つのマスキング工程が用いられることを意味してい る。キャパシタのエッジは、ビットラインのエッジによ って画成することができる。あるいはまた、キャパシタ およびピットラインの両方は、同一のフォトリソグラフ イック・エッジによって画成することができる。キャパ シタまたはビットラインは、元のフォトリソグラフィッ ク・エッジから取り出された、スペーサ・エッジのよう なエッジによって画成できることが理解される。重要な 点は、2つの構造に対し別個のフォトリソグラフィエ程 つのマスキング工程から得られる位置に形成される。し たがって、2つの構造間には、マスク・アライメント公 差間隔が存在しない。 スペーサに加えて、エッチング, イオン注入,拡散,その他のプロセス工程のようなプロ セスは、もちろん、2つの構造を実際のアライメントか ら動かすことができるが、これらプロセスは、共通の元 のフォトリソグラフィック・マスク・エッジに"自己整 合"されると依然としてみなされ、また、互いに"自己 整合"されるとみなされる。というのは、それらの位置

より決定されないからである。

【0014】図1は、本発明の積層キャパシタ・セルを 作製する前に、チップのアレイ領域およびサポート領域 にトランジスタを作製し、またトランジスタへのスタッ ド接続部を作製するプロセスにおける工程を示す断面図 である。これらのプロセスは、前記米国特許出願08/ 540,387号明細書に記述されているプロセスに類 似している。

6

【0015】基板20は、シリコン,ゲルマニウム,ヒ 10 化ガリウムのような半導体で形成される。第1の工程で は、浅いトレンチ分離(shallow trench isolation; STI) 領域22A, 22B が、基板20内の所望領域に、トレンチを最初にエッチ ングすることによって、作製される。次に、STI領域 22A, 22Bが、CVD付着二酸化シリコンのような 絶縁材料で充てんされ、平坦化される。

【0016】STIの特定の詳細に関する情報は、技術 上容易に得られる(B. Davariらによる1988 IEDM 88 Technical Diges t, Cat. No. 88 CH2528-8, p. 92 - 9 5 を参照)。さらに、技術上周知のLOCOS分離 を含む、他の通常種類の分離も、積層キャパシタ・セル に利用可能である。

【0017】次に、通常、基板20の熱酸化によって、 ゲート酸化物層24が形成される。ゲート酸化物層24 は、典型的に、約50~約200Åの範囲の厚さを有し ている。

【0018】ゲート酸化物24の形成に続いて、約25 00A厚さのポリシリコンよりなるブランケット層と、 30 約1000Å厚さの窒化シリコンよりなるブランケット 層とが、ワードライン26および絶縁キャップ28のた めに、それぞれ付着される。あるいはまた、ワードライ ン26は、ポリシリコン層上に、タングステンまたはモ リブデンのような高融点金属を形成して、低い電気抵抗 を与えるように形成することもできる。また、低抵抗層 を、シリコンのような他の材料と、高融点金属との合金 で形成して、例えば、モリブデン,タンタル,またはタ ングステンのジシリサイド(d i s i l i c i d e)を 与えることができる。ワードライン26のためのブラン を避けられることである。すなわち、両方の構造は、1 40 ケット層を、化学蒸着法(CVD)、低温CVD、プラ ズマ励起CVD(PECVD),蒸着法などのような通 常の方法によって形成することができる。ワードライン ・スタックの導電部のように、窒化物キャップ層28 は、CVDのようなプロセスを用いて、すべての露出面 にブランケット層として好適に付着される。次に、キャ ップ層およびワードライン層が、マスクされ、エッチン グされて、個々のワードライン26のために適切な形状 を形成する。

【0019】エッチング工程によって、キャップド・ワ は、共通のマスク・エッジから得られ、別個のマスクに 50 ードライン26, 28が画成された後に、約500~約

1000Aの厚さを有するブランケット窒化シリコン層 が付着される。RIEを用いる方向性エッチング工程 は、例えば、水平面からこの層のすべての部分を除去 し、ワードライン26の側壁に沿ってスペーサ30A, 30Bを残す。したがって、絶縁キャップ層28および スペーサ30A、30Bは、以下に説明するピットライ ンおよびキャパシタ・スタッドのような他の導電領域か ら、ワードライン26を絶縁する。

【0020】次に、拡散領域32A、32Bが形成され 体電界効果トランジスタ(MOSFET)のソースおよ びドレインとして機能する。薄い酸化物24上にあるワ ードライン26の部分は、ゲートとして機能する。拡散 領域32A、32Bを形成する方法は、技術上周知であ り、イオン注入を含んでいる。

【0021】パシベーション層34が、次に設けられ る。パシベーション層34は、好ましくは、窒化シリコ ンのような材料で形成され、比較的薄く、例えば約50 0~約1000Åである。パシベーション層34は、ス 28と、隣接拡散領域32A, 32Bとのすべての表面 を含む全表面を覆う。パシベーション層34は、イオン 物質が酸化物領域およびSTI酸化物領域に入るのを防 止し、次の処理工程中にエッチング停止層として働く。 CVDのような標準的方法を用いて、窒化物パシベーシ ョン層34が設けられる。

【0022】次に、二酸化シリコンのような材料からな る厚い絶縁層36が、CVDまたは低温CVDのような 通常の方法を用いて、付着される。次に、絶縁層36 は、化学機械研磨(CMP)によって平坦化される。C MPは、米国特許第5, 292, 689号, 第5, 23 4, 868号, 第4, 944, 836号, 第4, 91 0, 155号明細書に記述されている。平坦化される と、層36は、約3000~約15000Åの範囲の厚 さを有しており、この厚さは、部分的に、STCセルの 設計サイズ、および基板20と次の工程で形成されるビ ットラインとの間の容量結合を減少させるのに必要とさ れる間隔に依存する。

【0023】次の工程で、マスク(図示せず)を用い て、厚い絶縁領域36を通る2つのバイアを画成し、続 40 域36の露出面に設けられる。スタッド区分層42は、 いて通常のエッチング手順によって、バイアを、拡散領 域32A、32B上の窒化物パシベーション層34の深 さにまでエッチングする。次に、窒化物パシベーション 層34の露出部が、特定の期間、標準的な方向性エッチ ングを用いて除去される。パシベーション層34の付着 および方向性エッチングは、スペーサ30A,30Bを 幾分厚く残し、他方、キャップ28の露出部は、わずか に薄くなる。マスクの除去に続いて、導電材料が付着さ れて、拡散領域32A、32Bの両方に同時に接触し て、両方のバイアを充てんする。次に、導電材料が平坦 *50* ・スタッド38にコンタクトを開くようにエッチングさ

化されて、スタッド38,40を形成し、厚い絶縁層3 6と共面である拡散領域32A,32Bにそれぞれ接触 する。導電性材料は、通常、ドープド・ポリシリコンで あるが、チタン/窒化チタン/タングステンのサンドイ

8

ッチのような高融点金属または金属合金とすることもで

【0024】金属スタッドのようなフィーチャを作製す るメタライゼーション技術は、例えば、文献VLSI Technology, 2nd Edition, S. る。拡散領域32A, 32Bは、通常の金属酸化物半導 10 M. Sze, 1988, McGraw-Hill Pu blishing Company (この文献の第9章 は、このトピックに特に関連しているが、Szeテキス トの全内容が一般に関連している)に記載されている。 金属付着は、CVD、スパッタリング、蒸着などのよう な既知の方法によって行うことができる。

【0025】スタッド38、40は、アレイ領域56と サポート領域52との両方に形成される。サポート領域 52のコンタクトは、後の工程で、両方のスタッドに作 られる。しかし、サポート領域52のスタッド40は、 ペーサ30A、30Bと、ワードライン26のキャップ 20 例示断面図においてスタッド38の面以外の面にあるの で、および図2のスタッド38,40への配線接続を簡 単に示すために、サポート領域52のスタッド40は、 図示していない。

> 【0026】スタッド38、40の寸法は、製造される 特定世代のSTCセルに利用できるフォトリソグラフィ ック・システムに依存している。各スタッドは、そのフ ォトリソグラフィック・システムのほぼ最小寸法である 幅を有している。スタッド38,40の高さは、キャッ プド・ワードライン26の高さに少なくとも等しくなけ 30 ればならない。実例として、256メガビットDRAM のSTCセルのためのスタッド38,40の高さは、約 3000~約10000Aの範囲にあり、その幅は、約 2000~約4000Åの範囲にある。256メガビッ ト・チップのための好適な寸法は、8000Å高さおよ び2500A幅である。スタッド38,40の上面は、 前述したCMPのような方法によって、通常、平坦化さ れる。

【0027】次に、スタッド区分(different i a t i o n ) 層 4 2 が、スタッド 3 8, 4 0 と絶縁領 前述した256メガビットDRAMサイズに対して約5 00~約1000Åの厚さを有している。スタッド区分 層42は、典型的に、二酸化シリコンで形成されるが、 窒化シリコン、または酸化シリコンと窒化シリコンとの 合成物のような種々の他の材料で形成することもでき る。スタッド区分層42は、CVDのような普通の方法 で付着される。

【0028】次に、スタッド区分層42は、スタッド区 分マスク44を用いてパターニングされ、ピットライン れるが、キャパシタ・スタッド40は、図1に示されるように、被覆されたままに残される。スタッド区分マスク44および層42は、後に形成されるビットライン50aがビットライン・スタッド38と接触するが、キャパシタ・スタッド40と接触しないことを保証する。スタッド区分層42は、ビットライン50a(図4)とキャパシタ・スタッド40との間の寄生キャパシタンスを減少させるに十分なほど厚くなければならないが、容易なエッチングを可能にするのに十分なほど薄くなければならない。

【0029】次の工程では、ビットライン導体50の薄 いブランケット層が、図2に示すように付着される。ビ ットライン導体50は、ビットライン対ビットライン・ キャパシタンスに最小にするため、典型的には、わずか 約1000A程度である。ビットライン導体は、カナダ 国特許第1,306,072号に記載されているよう に、高融点金属、またはチタン/窒化チタン/タングス テンのような層構造で好適に形成され、あるいは、エレ クトロマイグレーションの問題を避けるために、高融点 金属ーシリサイドで形成することができる。 ビットライ ン導体50は、CVDのような方法で付着される。CV Dでは、導体は、全表面上にブランケット付着される。 ビットライン・メタライゼーション50は、スタッド区 分層42が開いているビットライン・スタッド38に接 触する。ビットライン・メタライゼーションは、スタッ ド区分層42によって保護されるキャパシタ・スタッド 40には接触しない。

【0030】次の工程では、DRAMチップのロジック・サポート部52に用いられるピットライン・メタライゼーション50の部分は、ブロック・マスク部54′を有するマスク54を用いるマスキング工程において、パターニングされる。この工程において、ブロック・マスキング部54′は、チップのアレイ部56上に完全にそのまま残される。これは、図2に示すように、アレイ部56上に設けられるピットライン・メタライゼーション50のすべての部分の除去を避けるためである。

【0031】次に、図3に示すように、C12+O2またはSiF4+O2のような標準のCVDタングステン・エッチャントを用いて、ピットライン・メタライゼーション50がエッチングされ、チップのサポート部に相互接続部50Sを形成し、他方、チップのアレイ部にブランケット・メタライゼーション50を残したままとする。次に、二酸化シリコンのような材料から形成された厚い絶縁体58が、付着され、化学機械研磨によって平坦化される。厚い絶縁体58は、後に形成される積層キャパシタに必要な高さを与えるように設定された厚さ、典型的には少なくとも1μmを与える。

【0032】次に、プロック・マスク部60Sを有するマスクが設けられ、チップのアレイ部56にあるピットライン・メタライゼーション50の部分を画成し、他

方、チップのサポート部52を完全にブロックする。こ の工程では、ブロック・マスク部60Sは、チップのサ ポート部52上に完全にそのまま残る。これは、図3に 示すように、サポート部52上に設けられる厚い絶縁体 58の全ての部分を除去することを避けるためである。 図3のマスク60を用いて、厚い絶縁体58を、厚い絶 縁ペデスタル部58aを形成するために、図4に示すよ うに、アレイ部56で方向性エッチングし、エッチング をビットライン・メタライゼーション50上で停止す 10 る。次に、マスク60を除去する。次に、下側の二酸化 シリコン層 4.2を腐食しない $C1_2+O_2$  またはSiF4 +O<sub>2</sub> のような標準CVDタングステン・エッチャン トを用いて、方向性エッチングを続けて、チップのアレ イ部56にビットライン50aをパターニングする。こ の方向性エッチングがさらに続けられて、露出したビッ トライン・スタッド38の部分をエッチングし、ビット ライン・スタッド38内に凹部62を形成する。

10

【0033】前述したように、および図5に説明するように、厚い絶縁体58およびビットライン50aのパタ20 ーニング中に、ピットライン・スタッド凹部62が形成される。凹部の存在は、本発明の重要な形態である。というのは、後のプロセス工程では、余分のマスキング工程を全く必要とせずに、凹部はビットライン・スタッド38を絶縁する手段を与え、他方、キャパシタ・スタッド40が開かれるからである。

【0034】凹部62の深さ(図4において寸法 "Y")は、スタッド区分層42の厚さ(図4においては寸法 "X")よりも大きくなければならない。このことは、層42と以下に説明するビットライン・スペーサ(図5)とが、その後に除去されたときに、保護絶縁層が凹部62内に残ることを保証する。この残された絶縁層は、次の製造工程の間、ビットライン・スタッド38と、上側の記憶キャパシタ・ノードとの間の不所望な接触を防止する。好適な実施例では、凹部の深さは、層42の厚さよりも少なくとも100%大きい。

ビットライン・スペーサ64の厚さは、最小フォトリソ グラフィック寸法の0.25倍より小さい。したがっ て、最小寸法が約0. 25μmである256Mbチップ の場合、寸法Zは約1200Åより小さく、ビットライ ン絶縁体64は、約600Å厚さより小さくすることが できる。もちろん、付着の際にスパッタ・エッチングを 用いて、凹部62の充てんを補助し、ビットライン絶縁 体64の必要な厚さをさらに小さくすることができる。 付着中にギャップを充てんしながらのスパッタ・エッチ ングは、技術上周知のプロセスである。

【0036】次にビットライン絶縁体64は、等方的に エッチングされ、図5に示すように、絶縁体充てん凹部 62の表面68′を含む全表面から一様に層68が除去 される。凹部62の両側に層が付着されたときに、凹部 62が充てんされたことは、注目に値する。対照的に、 等方性エッチングは、凹部62の上面からのみ材料を除 去する。凹部62の元の深さ至が、エッチングされた量 よりも大きいならば、多量の絶縁体が、ビットライン・ スタッド38の上部に残るであろう。 言い換えれば、ビ ットライン絶縁体 64 の比較的薄い層は、凹部 62 が充 2025  $\mu$  m であり、スペーサ 64 は約 500 Å厚さと てんされることを保証するのに十分であるが、絶縁体6 4の厚さを、次の等方性エッチングの際に減少させるこ とができ、他方、凹部62内に絶縁体64の厚い層を残 して、ビットライン・スタッド38を絶縁する。

【0037】等方性エッチングは、絶縁体64の厚さを 減少させて、後の工程で形成される積層キャパシタのた めの絶縁ペデスタル部58aの間のスペース70を増大 させる。

【0038】次の工程では、図6に示すように、ビット ライン絶縁体64が、RIEのような適切な方法によっ て、方向性をもって(すなわち、基板表面に垂直に)エ ッチングされ、スペーサ絶縁体層64′を垂直面上にも っぱら残すが、絶縁体64を水平面からは完全に除去す る。1つの重要な例外は、凹部62である。この凹部で は、絶縁体64が非常に厚いので完全に除去することが できない。この方向性エッチングは、また、キャパシタ ・スタッド40の上面72にあるスタッド区分層42の 部分を開く。開かれた部分は、また、キャパシタ・スタ ッド40に隣接して露出する厚い絶縁層36の部分にエ ッチングしていき、図6に示すように、凹部74を形成 する。都合の良いことに、厚い絶縁層36, スタッド区 分層 4 2, ピットライン絶縁層 6 4, 6 4 は、同じ材 料、好ましくは二酸化シリコンで形成することができ る。

【0039】エッチングの後に残るスペーサ絶縁体6 4′は、2つの働きをする。まず第1に、ビットライン 50aの側壁を絶縁することである。第2に、凹部62 を充てん(または部分的に充てん)し、下側のビットラ イン・スタッド38が、前述したマスクされないエッチ ング工程で開かれるのを防止する。そうでなければ、次 50 れ(この場合、図13に示すように、絶縁体80によっ

12 に設けられる記憶キャパシタ・ノードへのコンタクトを 開くであろう。

【0040】要約すると、凹部62を充てんするのに十 分な厚さを有する絶縁体64が付着され、次に、薄くさ れ、スペーサ・エッチングされ、厚い絶縁ペデスタル部 58aおよびピットライン50aの側壁に絶縁体64' の薄い被覆を残し、凹部62内にかなり厚い絶縁体64 Rを残して、ビットライン・スタッド38にコンタクト を開くのを防止し、他方、コンタクトはノード・スタッ 10 ド40に同時に開かれる。2つのコンタクトは、このよ うに、追加のマスキング工程なしに、区別される。

【0041】このプロセスは、ノード・キャパシタのた めの厚い絶縁ペデスタル部58a間にスペース70を残 す。このスペースは、フォトリソグラフィック・システ ムの最小寸法よりも、スペーサ64′の厚さの約2倍の 寸法だけ小さい(ビットラインおよびビットライン・ス ペースのサイズをトレードオフしうる露光および現像の ような工程によるバイアスを無視して)。256Mbセ ルについて、最小フォトリソグラフィック寸法は約0. し、積層キャパシタの幅に対して1500Åを残すこと ができる。1Gbセルについて、最小フォトリソグラフ ィック寸法は、約0.17μmである。スペーサが約5・・ 00Å幅の場合、約700Åのみ積層キャパシタの幅に 利用できる。1Gbセルのスペーサ寸法が300A以下 になるならば、少なくとも約1100Åを積層キャパシ 夕の幅に利用できる。

【0042】上記プロセスに対する改善を以下に説明す る。この改善プロセスは、厚い絶縁ペデスタル部58a 30 を細くすることによって、ノード・キャパシタのために スペース 70をかなり拡げることを可能にする。図1 2, 図13, 図14はそれぞれ図4, 図5, 図6に対応 する断面図であり、このような改善プロセスを示してい る。

【0043】図12、図13、図14に示される改善プ ロセスでは、二酸化シリコンまたはアルミナのような絶 縁体80のブランケット層が、ビットライン50と厚い 酸化物58との間に付着される。図12に示すように、 アレイ領域において、厚い酸化物58および絶縁体80 40 がエッチングされた後であって、エッチングがビットラ イン・メタライゼーション50を進んでピットライン5 Oaを画成する前に、厚い絶縁ペデスタル部58aが等 方的にエッチングされて、点線で示されるように、細く て厚い酸化物ペデスタル部58bを形成する。絶縁体8 0は、このエッチングによって実質的に影響を受けない ように選ばれ、したがってビットライン50aは、絶縁 体80によって被覆されたまま残る。次に、図4、図 5、図6に関して述べたプロセスが行われる。図13に 示すように、ビットライン50が、方向性エッチングさ

14

で画成される)、エッチングは、前述したように凹部6 2が形成されるように続けられる。図13に示すよう に、層64が付着され、表面層の部分68が等方的にエ ッチングされる。次に、図14に示すように、層64 が、方向性エッチングされ、ビットライン50aと絶縁 ペデスタル部58bの側壁にスペーサ64′を与える。 再び、ビットライン・スタッド38上の凹部62内に絶 縁体を保持し、他方、ノード・コンタクト・スタッド4 0にコンタクトを開く。この実施例は、積層キャパシタ に利用できるスペーサ170が、図6の実施例で得られ るスペース 70 のほぼ 2 倍であるという利点を有してい

【0044】この時点で、積層キャパシタをさらに形成 するための非常に望ましい中間構造が作製された。サポ 一ト領域の局部的接続部は、アレイ領域に用いられるプ ロセス工程の複雑化なしに、正しい位置に形成されてい る。ワードライン26およびピットライン50aは、ビ ットライン・スタッド38とキャパシタ・スタッド40 のように、種々のエレメント間に適切な絶縁を有して、 正しい位置にある。ビットライン50aとビットライン ・スタッド38との間の接触が実現され、他方、ビット ライン50aとピットライン・スタッド38は、スペー サ64'によって、および絶縁体64Rによって充てん され、あるいは部分的に充てんされた自己整合凹部62 の存在によって保護される。キャパシタ・スタッド40 は、上側の記憶ノード・キャパシタへの最終的な接続の ために露出される。記憶ノード・キャパシタのための区 域は、厚い絶縁ペデスタル部58a(図6)または58 b (図14) の間に形成され、キャパシタが一旦設けら れると、構造はほぼ平坦化された面を与える。さらに、 図14に示されるように、厚い絶縁ペデスタル部58a の寸法を、厚い積層ペデスタル部58bのスペーサ状寸 法にまでかなり減少させることによって、ノード・キャ パシタの寸法を、セルのほぼ全サイズにまで増大するこ とができる。このすべては、追加のマスキング工程また は特別のプロセス工程なしで実現できた。

【0045】次の工程では、図7、図8、図9、図1 0, 図11, 図15, 図16, 図17に示すように、積 層キャパシタが、図6の開口70に(または対応的に図 14の開口170に)、形成される。図7に示すよう に、n<sup>+</sup> ドープド・ポリシリコン84のような選択的に エッチング可能な材料の層が、まず初めに、アレイ領域 56のすべての開口を充てんするのに十分な厚さで、C VDのようなプロセスでコンフォーマルに付着される。 したがって、n<sup>+</sup> ポリシリコン層 8 4 は、少なくとも約 4000Åの厚さを有する。次に、n+ ポリシリコン層 84は、化学機械研磨され、研磨は厚い絶縁体58およ び厚い絶縁ペデスタル部58a上で停止される。

【0046】次に、図8に示すように、約500Åの厚

着される。次に、約2500A厚のブランケットCVD 酸化物層が付着され、この層は次にレジストでマスクさ れ、エッチングされ、エッチングは窒化物層86上で停 止され、図8の断面図、および図15の上面図に示され るように、エッジ90を有する離間された酸化物の島8 8が設けられる。次に、約500~1000 Å厚さの窒 化シリコンの他の薄い層が、コンフォーマルに付着され る。この窒化物は、設定された時間、方向性エッチング されて、酸化物の島88の上面から窒化物層を除去し、 他方、酸化物の島88のエッジ90に沿って窒化物スペ ーサ92を残す。さらに、エッチングを制御して、ブラ ンケット窒化物層86の大半をそのままに残す。このこ とは実現可能である。というのは、8インチ・ウェファ の全域にわたる垂直方向のエッチング均一性が、通常、 約10%内にあるからである。もちろん、窒化物層の厚 さを調整して、十分な厚さの窒化物層86が残ることを 保証することができる。次に、酸化物の島88自体を緩 衝HFでエッチングして、窒化物スペーサ92を直立し たまま残し、他方、窒化物層86は厚い酸化物58を保 護する。次に、方向性エッチングを再開して、図9に示 すように、窒化物86のすべての水平部分を除去し、他 方、スペーサ92をそのまま残す。窒化物スペーサ92 は、ワードライン26に平行な方向における、個々の積 層キャパシタ間の分離を定める。

【0047】次の工程では、図10に示すように、n+ ポリシリコン層84が、窒化物スペーサ92でのみマス クされて、HBr+He+O2 またはC12 +HBr+ He+O2 のような標準エッチャントで方向性エッチン グされ、スペーサ幅のn<sup>+</sup> ポリシリコン・マンドレル部 84aを残す。次に、p+ ポリシリコンの薄層100 が、CVDによって付着される。次に、レジスト102 が設けられて、すべての残りの凹部が充てんされる。次 に、プラズマを用いて、厚い絶縁物58,58aのほぼ 表面までレジスト102をエッチ・バックし、酸化物5 8,58aおよびスペーサ92上のp<sup>+</sup> ポリシリコン層 100を露出させる。次に、p+ ポリシリコン層100 は等方性エッチングされて、厚い絶縁層58、58aの 面以下のレベルにまで掘り下げられる。次に、窒化物ス ペーサ92およびレジスト102が除去される。

【0048】次に、図11に示すように、n゚ ポリシリ コン・マンドレル部84aが、ホットH3PO4のよう なウェット・エッチングによって除去される。プロセス は、p<sup>+</sup> ポリシリコンの薄い層100または酸化物領域 58の薄い層を腐食しない。n<sup>+</sup> ドープドシリコンを選 択エッチングするためにH3 PO4 を使用することは、 文献IBM Technical Disclosur e Bulletin, "Hole Opening in Polysilicon by Selecti ve Doping and Removal Tec さの薄いブランケットCVD窒化シリコン層86が、付 50 hnique, "by R. F. Barholome

w, et al, IBM TDB, May1981, p ages5346-5347に記述されている。次に、 p \* ポリシリコンの薄い層100の露出面は、酸化ある いは窒化され、キャパシタ誘電体104となる。次に、 p<sup>+</sup> ポリシリコンのプレート層106が付着される。次 に、プレート層106が平坦化され、アレイ領域上がマ スクされ、他の箇所がエッチングされて、DRAMセル の積層キャパシタ108が完成する。積層キャパシタ1 08は、厚い絶縁ペデスタル部58aの厚さTにほぼ等 しい高さHを有していることがわかる。また、積層キャ 10 の事項を開示する。 パシタ108aが、積層キャパシタ108bから距離V だけ離れていることがわかる。この距離Vは、スペーサ 92の幅V(図10)に、およびn\*ポリシリコン・マ ンドレル部84aの幅Vにほぼ等しい。ノン・フォトリ ソグラフィック・プロセスによって形成されると、スペ ーサ92は、他の構造を製造するのに用いられるシステ ムの最小フォトリングラフィック寸法よりもかなり小さ い幅を有している。したがって、キャパシタ間の間隔 は、この最小フォトリングラフィック寸法よりもかなり 小さい。

【0049】図16において、ピットライン・スタッド 38は、スタッド38が上にある領域38aを有し、ワ ードライン26間のビットライン拡散領域32Aへ接触 する。ピットライン・スタッド38は、また、スタッド 38が下にある領域38bを有し、ピットライン50a へ接触する。ビットライン・スタッド38は、また、ビ ットライン·スタッド38がビットライン50aを越え て延びるスタッド38内に凹部62が設けられている領 域38cを有している。同様に、積層キャパシタ・スタ ッド40は、スタッド40がワードライン26間のノー 30 ド拡散領域32Bへ接触する領域40aを有している。 積層キャパシタ・スタッド40は、また、スタッド40 が積層キャパシタ108へ接触する領域40bを有して いる。積層キャパシタ・スタッド40は、また、スタッ ド40がピットライン50aの下にあり、スタッド区分 層42によってそこから絶縁されている領域40cを有 している。

【0050】図11は、図16に示すセル・レイアウト の上面の折れ曲がりパスA、B、C、…、」に沿った断 面図である。図1~図14の断面図は、この折れ曲がり パスに沿ったものであり、1つの図面でできるだけ多く のフィーチャを示している。断面図の理解を容易にする ために、上面図のA, B, C, …, Jに相当する点が、 また、断面図に示されている。ワードライン26,ピッ トライン50a, ビットライン・スペーサ64', ビッ トライン・コンタクト・スタッド38, 積層キャパシタ ・スタッド40、積層キャパシタ108は、すべて上面 図に示されている。

【0051】図17は、図12、図13、図14に記載 されたセルの改善バージョンの上面図である。これによ 50 インに自己整合していることを特徴とする半導体チッ

れば、キャパシタはかなり大きい。その理由は、キャパ シタがビットライン上に延び、ビットライン上のフォト リソグラフィック最小寸法より小さい距離W' だけ互い に分離されているからである。 対照的に、図16におい て、積層キャパシタ108は、ビットライン50aと2 つのスペーサ64'とを加えた幅に等しい距離W(フォ トリソグラフィック最小寸法より大きい距離にまで加え る)だけ互いに分離されていることがわかる。

【0052】まとめとして、本発明の構成に関して以下

- (1)接続部を形成する方法であって、(a)導電層を 付着する工程と、(b)少なくとも前記導電層の部分を パターニングする工程と、(c)前記導電層上に絶縁層 を形成する工程と、(d)少なくとも前記絶縁層および 前記導電層の部分をパターニングする工程と、を含むこ とを特徴とする方法。
- (2) 前記導電層は、半導体チップ上にあり、前記半導 体チップは、アレイ部とサポート部とを有し、前記工程 (b) は、前記アレイ部をプロック・マスキングしなが 20 ら、前記サポート部をパターニングする工程を含むこと を特徴とする上記(1)に記載の方法。
  - (3) 前配工程(d)は、前記サポート部をブロック・ マスキングしながら、前記アレイ部をパターニングする 工程を含むことを特徴とする上記 (2) に記載の方法。ハ
  - (4) 前記アレイ部は、ビットラインを有することを特 徴とする上記(3)に記載の方法。
  - (5) 前記ピットラインに自己整合した積層キャパシタ を形成する工程をさらに含むことを特徴とする上記
  - (4) に記載の方法。
- (6) 前記工程(c) の前記絶縁層は、厚さを有し、前 記積層キャパシタは高さを有し、前記高さは、前記厚さ にほぼ等しいことを特徴とする上記(5)に記載の方
  - (7) 前記絶縁層は、二酸化シリコンよりなることを特 徴とする上記(1)に記載の方法。
  - (8) 前記工程(c)は、第1の絶縁体を付着し、次 に、第2の絶縁体を付着する工程を含むことを特徴とす る上記(1)に記載の方法。
- (9) 前記工程(d)は、前記第2の絶縁体をパターニ 40 ングし、前記第1の絶縁体をパターニングする工程と、 前記第2の絶縁体を、細くする工程と、前記第1の絶縁 体に自己整合した前記導電層をパターニングする工程 と、を含むことを特徴とする上記(8)に記載の方法。 (10) 前記細くする工程は、等方性エッチング工程で あり、前記第1の絶縁体は、前記第2の絶縁体を細くす る工程の際に、実質的にエッチングされない材料である ことを特徴とする上記(8)に記載の方法。
  - (11) 積層キャパシタおよびピットラインを有するメ モリセルを備え、前記積層キャパシタは、前記ビットラ

プ。

(12) 前記積層キャパシタは、高さを有し、前記ピットラインは厚さを有し、前記高さは、前記厚さの少なくとも5倍であることを特徴とする上記(11)に記載の 半導体チップ。

(13) 前記ピットライン上に厚い絶縁体を有し、前記 ピットラインは、前記厚い絶縁体に自己整合し、前記積 層キャパシタは、前記厚い絶縁体および前記ピットライ ンに自己整合していることを特徴とする上記(11)に 記載の半導体チップ。

(14) 前記厚い絶縁体は、厚さを有し、前記ピットラインは厚さを有し、前記厚い絶縁体の厚さは、前記ピットラインの厚さの少なくとも5倍であることを特徴とする上記(11)に記載の半導体チップ。

(15)前記メモリセル内の前記厚い絶縁体は、占有的 に前記ピットライン上にあることを特徴とする上記(1 3)に記載の半導体チップ。

(16)前記厚い絶縁体は、前記ビットラインに中心合わせされ、前記ビットラインよりも細いことを特徴とする上記(15)に記載の半導体チップ。

(17)前記厚い絶縁体は厚さを有し、前記積層キャパシタは高さを有し、前記高さは前記厚さにほぼ等しいことを特徴とする上記(13)に記載の半導体チップ。

(18)前記ビットラインおよび積層キャパシタは、アレイの一部であり、前記半導体チップは、さらに、サポート回路を備え、前記サポート回路は、前記ビットラインと共面の相互接続メタライゼーション層を有し、前記相互接続メタライゼーション層上の前記厚い絶縁体は、ほぼ一様なチップ・トポロジを与えることを特徴とする上記(13)に記載の半導体チップ。

(19) 前記ビットラインおよび前記共面相互接続メタライゼーション層は、これらの間のマスク・アライメント公差間隔変動を有することを特徴とする上記(18)に記載の半導体チップ。

(20)スペーサが、前記ピットラインと前記キャパシ タとを分離することを特徴とする上記(11)に記載の 半導体チップ。

(21)第2の層が、前記ピットラインと前記厚い絶縁体との間にあり、前記厚い絶縁体は、前記第2の層を実質的にエッチングすることなくエッチング可能であり、前記第2の層は、前記ピットラインを実質的にエッチングすることなくエッチング可能であることを特徴とする上記(11)に記載の半導体チップ。

(22) 前記ピットラインは、前記第2の層に、自己整合していることを特徴とする上記 (21) に記載の半導体チップ。

(23)最小寸法を有するフォトリソグラフィック技術を用いて作製された半導体チップであって、1対の積層キャパシタを備え、前記1対の積層キャパシタは、前記最小寸法よりもかなり小さい距離だけ、互いに分離され 50

ていることを特徴とする半導体チップ。

(24) 複数のビットラインをさらに備え、前記ビットラインは、ビットライン・ピッチを有し、前記分離距離は、前記ビットライン・ピッチの1/4より小さいことを特徴とする上記(23)に記載の半導体チップ。

18

(25) 前記積層キャパシタは、前記ピットラインに自己整合していることを特徴とする上記(24) に記載の 半導体チップ。

(26)前配ビットラインおよび積層キャパシタは、ア 10 レイの一部であり、前記半導体チップは、さらに、サポート回路を備え、前記サポート回路は、前記ビットラインと共面の相互接続メタライゼーション層を有し、前記相互接続メタライゼーション層上の前記厚い絶縁体は、ほぼ一様なチップ・トポロジを与えることを特徴とする上記(24)に記載の半導体チップ。

(27)複数の積層キャパシタをさらに備え、第1の前 記複数の積層キャパシタは、前記複数の積層キャパシタ のうちの隣接する4つの他の積層キャパシタであり、前 記第1の積層キャパシタは、最小寸法よりもかなり小さ い距離だけ、前記4つの隣接積層キャパシタの各々から 分離されていることを特徴とする上記(23)に記載の 積層キャパシタ。

(28) DRAMセルの作製方法であって、(a) 半導体ウェハを設ける工程と、(b) 前記ウェハ上にピットラインを画成する工程と、(c) 前記ピットラインに自己整合した積層キャパシタを形成する工程と、を含むことを特徴とする方法。

(29) 前記工程(b)は、

b1) 前記ウェハ上に金属の層を付着する工程と、

O b 2) 前記金属の層上に厚い絶縁体を付着する工程と、

b 3) 前配厚い絶縁体上に、前配ビットラインのマスキング・パターンを設ける工程と、

b 4) 前記厚い絶縁体をエッチングして、厚い絶縁ペデ スタル部を形成する工程と、

b 5) 前記工程(b 4) で露出された前記金属の層をエッチングして、前記ビットラインを画成する工程と、を含むことを特徴とする上記(28)に記載の方法。

(30)前記エッチング工程(b5)の後に、前記厚い 絶縁体を等方性エッチングし、前記ピットラインに中心 40 合わせされた細くて厚い絶縁ペデスタル部を残す工程を さらに含むことを特徴とする上記(29)に記載の方 法。

(31)前配ビットラインと前配厚い絶縁体との間に、第2の材料層を付着する工程をさらに含み、前配厚い絶縁体は、前配第2の材料層を実質的にエッチングすることなくエッチング可能であり、前配第2の材料層は、前配ビットラインを実質的にエッチングすることなくエッチング可能であることを特徴とする上配(30)に記載の方法。

50 (32)前記第2の層に自己整合した前記ピットライン

をエッチングする工程をさらに含むことを特徴とする上 記(31)に記載の方法。

(33) 前記ピットラインおよび積層キャパシタは、ア レイの一部であり、前記半導体チップは、サポート回路 をさらに備え、前記サポート回路は、前記ビットライン と共面の相互接続メタライゼーション層を有し、さら に、前記工程(b2)の後に、前記厚い絶縁体を平坦化 して、前記アレイおよびサポート回路上に、ほぼ一様な チップ・トポロジを得る工程をさらに含み、前配厚い絶 し、前記高さは、前記厚さにほぼ等しいことを特徴とす る上記(29)に記載の方法。

(34) 前記共面相互接続メタライゼーション層は、前 記ピットライン画成工程(b)とは別のマスキング工程 で画成することを特徴とする上記 (33) に記載の方

(35)前記工程(b)のビットラインは、側壁を有 し、前記工程(b)は、前記側壁に沿ってスペーサを形 成し、前記ピットラインを前記キャパシタから絶縁する の方法。

(36) DRAMチップを作製する方法であって、

(a) アレイ部およびサポート部を有する半導体ウェハ を散ける工程と、(b) 前記アレイ部およびサポート部 ... 上に、厚い絶縁体を付着する工程と、(c)前記アレイ 部上の前記厚い絶縁体内に溝をエッチングする工程と、

(d) 前記溝内に積層キャパシタを形成する工程とを含 み、前記厚い絶縁体は、厚さを有し、前記積層キャパシ 夕は、高さを有し、前配高さは、前配厚さにほぼ等し い、ことを特徴とする方法。

(37)前記工程(b)の前に、導電層を付着する工程 をさらに含み、前記工程(c)は、前記アレイ部上の前 記厚い絶縁体内の前記溝に自己整合した前記導電層をエ ッチングする工程をさらに含むことを特徴とする上記 (36) に記載の方法。

(38) DRAMチップの作製方法であって、(a) 半 導体ウェハを設ける工程と、(b)選択的にエッチング 可能な第1の材料を付着する工程と、(c)最小寸法を 有するフォトリソグラフィック技術を用いて、前配第1 なる、エッジを有する島を形成し、前記エッジに沿っ て、選択的にエッチング可能な第3の材料よりなり、前 記最小フォトリソグラフィック寸法よりも小さい寸法を 有するスペーサを、ノン・フォトリソグラフィックに形 成し、前記島をエッチング除去して、前記スペーサおよ び前記第1の材料を残す工程と、(d)前記スペーサに よってマスクされた前配第1の材料内の溝をエッチング する工程と、(e)前記溝内に積層キャパシタを形成す る工程とを含み、前記積層キャパシタは、前記スペーサ

とを特徴とする方法。

【図面の簡単な説明】

【図1】アレイおよびサポート・デバイスと、本発明の 積層キャパシタを作製する一連のプロセス工程を示す断 面図であり、図16に示すチップのアレイ部の上面図に 示されるラインA, B, C, …, Jに沿ったアレイ・デ バイスの断面図である。

20

【図2】アレイおよびサポート・デバイスと、本発明の 積層キャパシタを作製する一連のプロセス工程を示す断 縁体は、厚さを有し、前記積層キャパシタは、高さを有 10 面図であり、図16に示すチップのアレイ部の上面図に 示されるラインA, B, C, …, Jに沿ったアレイ・デ バイスの断面図である。

> 【図3】アレイおよびサポート・デバイスと、本発明の 積層キャパシタを作製する一連のプロセス工程を示す断 面図であり、図16に示すチップのアレイ部の上面図に 示されるラインA, B, C, …, Jに沿ったアレイ・デ バイスの断面図である。

【図4】アレイおよびサポート・デバイスと、本発明の 積層キャパシタを作製する一連のプロセス工程を示す断 工程をさらに含むことを特徴とする上記(28)に記載 20 面図であり、図16に示すチップのアレイ部の上面図に 示されるラインA, B, C, …, Jに沿ったアレイ・デ バイスの断面図である。

> 【図5】アレイおよびサポート・デバイスと、本発明の 積層キャパシタを作製する一連のプロセス工程を示す断 面図であり、図16に示すチップのアレイ部の上面図に 示されるラインA, B, C, …, Jに沿ったアレイ・デ バイスの断面図である。

【図6】アレイおよびサポート・デバイスと、本発明の・ 積層キャパシタを作製する一連のプロセス工程を示す断 30 面図であり、図16に示すチップのアレイ部の上面図に . 示されるラインA, B, C, …, J に沿ったアレイ・デ バイスの断面図である。

【図7】アレイおよびサポート・デバイスと、本発明の **積層キャパシタを作製する一連のプロセス工程を示す断** 面図であり、図16に示すチップのアレイ部の上面図に **示されるラインA、B、C、…、」に沿ったアレイ・デ** バイスの断面図である。

【図8】アレイおよびサポート・デバイスと、本発明の 積層キャパシタを作製する一連のプロセス工程を示す断 の材料上に、選択的にエッチング可能な第2の材料より 40 面図であり、図16に示すチップのアレイ部の上面図に されるラインA, B, C, …, Jに沿ったアレイ・デバ イスの断面図である。

> 【図9】アレイおよびサポート・デバイスと、本発明の 積層キャパシタを作製する一連のプロセス工程を示す断 面図であり、図16に示すチップのアレイ部の上面図に 示されるラインA, B, C, …, Jに沿ったアレイ・デ バイスの断面図である。

【図10】アレイおよびサポート・デバイスと、本発明 の積層キャパシタを作製する一連のプロセス工程を示す の寸法にほぼ等しい寸法だけ、互いに分離している、こ 50 断面図であり、図16に示すチップのアレイ部の上面図

に示されるラインA, B, C, …, Jに沿ったアレイ・ デバイスの断面図である。

【図11】アレイおよびサポート・デバイスと、本発明 の積層キャパシタを作製する一連のプロセス工程を示す 断面図であり、図16に示すチップのアレイ部の上面図 に示されるラインA, B, C, …, Jに沿ったアレイ・ デバイスの断面図である。

【図12】ビットライン上に延びるより大きな積層キャ パシタを有する本発明の改善バージョンを作製するため に、図4、図5、図6に用いられるプロセス工程に代わ 10 50 ビットライン導体 るプロセス工程のシーケンスを示す断面図である。

【図13】ビットライン上に延びるより大きな積層キャ パシタを有する本発明の改善バージョンを作製するため に、図4、図5、図6に用いられるプロセス工程に代わ るプロセス工程のシーケンスを示す断面図である。

【図14】ビットライン上に延びるより大きな積層キャ パシタを有する本発明の改善バージョンを作製するため に、図4、図5、図6に用いられるプロセス工程に代わ るプロセス工程のシーケンスを示す断面図である。

【図15】図8で説明されるプロセスでの工程における 20 62 凹部 本発明のチップのアレイ部のレイアウトの上面図であ り、積層キャパシタの互いの分離を画成するスペーサの 配置を示している。

■【図16】 本発明のチップのアレイ部のレイアウトの上 面図であり、ビットラインに自己整合され、最小のフォ トリソグラフィック寸法より小さい距離だけ、ビットラ インに平行な方向に互いに分離された積層キャパシタの 配置を示している。

【図17】積層キャパシタがビットライン上に延び、積 層キャパシタが最小のフォトリソグラフィック寸法より 30 90 エッジ 小さい距離だけ、ワードラインに平行な方向に互いに分 離された、本発明のチップの改善バージョンのアレイ部 のレイアウトの上面図である。

#### 【符号の説明】


20 基板

22A, 22B トレンチ分離領域


24 ゲート酸化物層

- 26 ワードライン
- 28 絶縁キャップ
- 30A, 30B スペーサ
- 32A, 32B 拡散領域
- 34 パシベーション層
- 36 絶縁層
- 38,40 スタッド
- 4.2 区別層
- 44 マスク
- - 50a ビットライン
  - 508 相互接続部
  - 52 サポート領域
  - 54 マスク
  - 54′ ブロック・マスク部
  - 56 アレイ領域
  - 58 絶縁層
  - 60 マスク
  - 608 ブロック・マスク部
- - 64 ピットライン絶縁体
  - 64′ スペーサ絶縁体層
  - 70 スペース
  - 7.4 凹部
  - 80 絶縁体
  - 84 n<sup>+</sup> ポリシリコン層
  - 84a n<sup>+</sup> ポリシリコン・マンドレル部
  - 86 窒化シリコン層
  - 88 島
- - 9 2 窒化物スペーサ
  - -100 p + ポリシリコンの薄層
  - 102 レジスト
  - 170 スペーサ
  - 104 キャパシタ誘電体
  - 106 プレート層
  - 108 積層キャパシタ


【図1】




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




【図8】




[図9]




[図10]




[図11]




[図12]




【図13】




【図14】








【図16】



【図17】



フロントページの続き

アメリカ合衆国 05446 バーモント州 コルチェスター グランド ビュー ロー ド 56

(72) 発明者 カーター・ウェリング・カーンタ (72) 発明者 プライアン・ジョン・マチェスニー アメリカ合衆国 05401 バーモント州 バーリントン イーサン アレン パーク ウェイ 429

THIS PAGE BLANK WSP10